SYNTACS
Processeur d’acquisition ultra rapide pour Radar Polarimétrique
FOUGA Laurent 02/1998 - 10/2000

SYNTACS (SYstème Numérique de Traitement et d'ACquisition de Signaux) a été conçue pour répondre à un besoin spécifique concernant l’acquisition et le traitement numérique de signaux analogiques provenants d’un radar météo polarimétrique.

 Le système dispose de : 
six entrées analogiques
une entrée et d'une sortie synchro
une sortie commutation polarisation Horizontale et Verticale
une sortie pour selection d'une double fréquence de répétition ( Doppler )
une interface parallèle pour le transfert de données sur PC.

 Les signaux analogiques proviennent des deux récepteurs (polarisation horizontale et verticale) qui délivrent les informations de réflectivité ainsi que les composantes en phase et en quadrature de phase I et Q. La synchronisation radar est fournie par le module d’émission, puis traitée par la carte afin de synchroniser tous les éléments internes au système.

 Après numérisation un algorithme de traitement du signal est appliqué sur les échantillons pour obtenir une information sur la réflectivité , la phase différentielle ainsi que la vitesse doppler. Les données sont ensuite transmises vers un ordinateur type PC via une interface parallèle a haut débit.

 

Introduction

  L’ensemble est composé d’une carte principale (Figure 1) comprenant deux DSP (Digital Signal Processing), d’un timer programmable (FPGA), et de 4 bus d’extension qui peuvent accueillir plusieurs modules différents : 

Carte d’entrée-sortie parallèle (Figure 2)

Carte d’acquisition 12 bits pour la réflectivité, 2 voies, FIFO 1024x18 bits.
 (Figure 3)

Carte d’acquisition 12 bits pour  I et Q avec calcul de phase ( Arctan(Q/I) ) et module ( ) par algorithme de CORDIC, FIFO 1024x18 bits. 
(Figure 4)

La connection à un PC s’effectue avec une carte au format bus ISA spécialement développée  avec un taux de transfert relativement élevé. (Figure 5)
 

Synoptique de la carte
Figure 1 :
carte mère avec 2 DSP (TMS320C542),
1 FPGA (XC4005E-20), 
1 CPLD (9572).
 
Figure 2 :
Carte d’entrée-sortie parallèle 
Figure 3 :
Carte d’acquisition 12 bits pour la réflectivité, 2 voies, FIFO 1024x18 bits.
Les convertisseurs analogique/digital sont capables d'échantilloner à des fréquences de 1MHz (distance 150m) à 8MHz (distance 18.75m).
Figure 4 :
Carte d’acquisition 12 bits pour  I et Q 
avec calcul de phase par algorithme 
de CORDIC, FIFO 1024x18 bits.
Le composant 2330AH5C peut être remplacé
par une FPGA avec implémentation 
de l'algorithme de CORDIC en VHDL.
Description des modules et de la carte principale

Entrées vidéo :

 Elles sont au nombre de six et correspondent aux différents signaux de réflectivité horizontale et verticale, ainsi qu’à I et Q.
Ces signaux sont amplifiés par six amplificateurs vidéo réglables en gain et en offset. Cela permet ainsi de s’adapter sans aucune modification à différentes configurations de radar.

Convertion analogique numérique :

 Les signaux ainsi amplifiés, rentrent directement dans six convertisseurs analogiques-numériques 12 bits puis sont échantillonnés en synchronisation avec le début du tir à une fréquence de 1 MHz délivrée par un timer programmable. Le nombre d’impulsions (échantillons) a été programmé par défaut à 800, ce qui correspond à une analyse du signal sur une distance de 120Km.

Pour les réflectivités horizontale et verticale, à chaque impulsion les échantillons sont stockés dans une mémoire de type FIFO (First In First Out) pouvant contenir 1024 données.

Pour les voies I et Q les échantillons passent d’abord dans un convertisseur de coordonnées Cartésiennes-Polaires et seulement l’échantillon de phase codée sur 16 bits est stocké dans une FIFO.

Interface entre les DSP et les convertisseurs :

 De part la contrainte du temps réel, le traitement des échantillons, a été confié à deux DSP (Digital Signal Processing) travaillant en mode parallèle, se partageant ainsi deux tâches essentielles qui sont :
a) intégration de la réflectivité 
b) calcul et intégration de la phase différentielle
c) vitesse doppler

Afin de pouvoir travailler à des fréquences d’échantillonnage élevées, des mémoires tampon (FIFO) ont été placées entre chaque convertisseur et le bus de données des deux DSP.
L’opération de lecture des FIFOs se fait pendant toute la durée d’intégration (256 tirs par défaut).
Pour la réflectivité horizontale et verticale, les échantillons sont stockés directement dans la mémoire du 1er DSP. Pour la phase différentielle, une soustraction est effectuée par le 2ème DSP sur les échantillons de phase provenant de (I,Q) vertical et (I,Q) horizontal.

Une impulsion de fin d’intégration est ensuite envoyée aux deux DSP. Les convertisseurs sont alors bloqués, les FIFOs sont réinitialisées, et une interruption est transmise via l’interface parallèle vers le PC. Le processus d’intégration est alors relancé, pendant que le PC lit successivement les données à travers le DMA (Direct Memory Acess) du 1er et du 2ème DSP.

Timer programmable et Horloge temps réel :

 Le cœur du système est composé d’un timer programmable développé autour d’un composant du type FPGA (Field Programmable Gate Array) et d’une horloge temps réel, afin de rendre le système le plus indépendant possible. 

Le timer dispose de différents registres programmables : 

Nombre de portes  ou impulsions d’échantillonnage [0..65535]  (800 par défaut).
Un délai séparant le début du tir et le début de la conversion [0..65535] programmable par pas de 62.5ns  (110 par défaut).
Nombre de tirs d’intégration [0..65535] (256 par défaut).
Un registre de sélection de fréquence d’échantillonnage [250KHz, 500KHz, 1MHz, 2MHz, 4MHz, 8MHz]  (1MHz par défaut).
Un registre pour la commutation Polar H et Polar V
Un registre pour initialiser un fréquencemètre digital interne
Un registre pour générer la synchro
Un registre système 16 bits.

Les registres sont automatiquement programmés dès la mise sous tension de la carte, et peuvent être modifiés à tout moment par logiciel (PC).
 



Les photos du proto
 
Carte interface PC-DSP (bus HPI du DSP) sur bus ISA.
Carte bus HPI DSP et 32 IO (pour lecture des angles du radar).
Sortie synchro
Carte vidéo : entrée video, entrée synchro, sortie polar.
Carte phase : 2 entrées
Carte mère : 2 DSP TMS320C542 + radiateur
Un DSP et son radiateur
Le coeur du système : FPGA et CPLD
Parallèlement à l'electronique j'ai developpé le soft Polarix2000, faisant le lien entre la
carte SYNTACS et la saugarde de données.
L soft permet de faire une acquisition temps réel, sans perte de radiale. Différent type 
d'affichage sont disponibles : PPI, RHI, PHASE.
Un oscilloscope numérique permet de visualiser les radiales en temps réel.
Je ne rentrerai pas dans le détail du soft, si ce n'est qu'il a été developpé en C sous 
Windows9X, avec utilisation des API pour une optimisation totale.

Voici quelques images :
 
Visualisation d'une radiale de pluie.
En bas la réflectivité (600 échantillons,
150m, portée 90Km), obtenue avec le
radar polarix.
Au milieu le Zdr (réflectivité différentielle).
On peut observer un Zdr légerement positif 
en fin d'écho. Profil type d'une pluie 
stratiforme.
Mêmes conditions d'acquisition, on pointe
ici sur le Pic du Midi (distance 30Km)

Les schémas de toutes les cartes sont disponibles au format PROTEL SCHEMATIC 98.
Pour plus de renseignements veuillez me contacter